Verilog +: |
您所在的位置：网站首页 › verilog 位宽扩展语法 › Verilog +: |
|
“+:”、"-:"语法
看到这个语法的时候是在分析AXI lite 总线源码时碰见的，然后查阅了资料，做出如下解释。 1.用处这两个应该算是运算符，运用在多位的变量中，如下： slv_reg0[(byte_index8) +: 8] |
今日新闻 |
推荐新闻 |
| CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |